Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/20.500.12386/32227
Titolo: | FRONT END ELECTRONICS PER ASIC RENA3 | Autori: | LO GERFO, FABIO PAOLO SOTTILE, Giuseppe |
Data pubblicazione: | 2022 | Serie: | INAF Technical Reports - Rapporti Tecnici INAF | Report: | 155 | Abstract: | In questo documento verranno descritte le fasi di progettazione e test della scheda FPGA di front end, sviluppata per interfacciarci con l'ASIC RENA3. | URI: | http://hdl.handle.net/20.500.12386/32227 https://doi.org/10.20371/INAF/TechRep/155 |
Fulltext: | open |
È visualizzato nelle collezioni: | 4.01 Rapporti tecnici INAF |
File in questo documento:
File | Descrizione | Dimensioni | Formato | |
---|---|---|---|---|
5)FEE RENA3.pdf | 1.69 MB | Adobe PDF | Visualizza/apri |
Page view(s)
84
controllato il 19-apr-2024
Download(s)
16
controllato il 19-apr-2024
Google ScholarTM
Check
Tutti i documenti in DSpace sono pubblicati ad Accesso Aperto, salvo diversa indicazione per alcuni documenti specifici.