FRONT END ELECTRONICS PER ASIC RENA3

Date Issued
2022
Author(s)
•
Abstract
In questo documento verranno descritte le fasi di progettazione e test della scheda FPGA di front end, sviluppata per interfacciarci con l'ASIC RENA3.
Series
Report number
155
Uri
Rights
open.access
File(s)
Loading...
Thumbnail Image
Name

5)FEE RENA3.pdf

Size

1.65 MB

Format

Adobe PDF

Checksum (MD5)

6dcb6b18b661243192fa3566f4b449ab